19日本国特許庁(JP)

⑪特許出願公開

[®] 公 開 特 許 公 報 (A) 平1-95602

@Int_Cl_4	識別記号	庁内整理番号		砂公開	平成1年(198	39)4月13日
H 01 P 5/08 H 01 L 23/02 23/04		L-8626-5J B-6835-5F F-6835-5F				
23/12 29/80 H D1 P 3/08 H 03 F 3/60		7738-5F G-8122-5F 8626-5J 6658-5J	審査請求	未請求	発明の数 1	(全4頁)

砂発明の名称

チップ化モジュール

②特 願 昭62-255876

②出 願 昭62(1987)10月8日

砂発 明 者

勲 夫

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号

邳代 理 人 并理士 内 原 晋

明 細 書

1. 発明の名称

チップ化モジュール

2. 特許請求の範囲

チップ部品を用いたマイクロ波モジュールにおいて、耐電体基板上に入出力ストリップ線路を蒸着し、この入出力ストリップ線路と結合するスロット線路及び前配チップ部品を前記誘電体基板裏面の接地導体面上に構成して、前記入出力ストリップ線路と前記チップ部品との接続をストリップ・スロット変換を介してなし、さらにチップ実装部をハーメチックシールしたことを特徴とするチップ化モジュール。

3. 発明の詳細な説明

「盆菜上の利用分野」

本発明はチップ化モジュールに関し、特にモノ リンックマイクロ波集積回路(以下MMICと記す) チップを用いたチップ化モジュールに関する。

〔従来の技術〕

最近、増幅器中周波数変換器等のマイクロ波デバイスを数皿角の GaAs 中Siチップ上に同一プロセスで構成する MMICの開発が進み、回路の大幅な小型化が図られている。

従来、このような回路の実装方法としては、チップ、入出力ストリップ線路やパイアス用薄膜抵抗をアルミナセラミック落板上に蒸着したMIC 遊板、パイパステップコンデンサ等をパッケージ内に平面的に実装した上、チップ保護のために本パッケージを気密封止する構造が採られる。

第3図(a),(b),(c),(b)は従来のチップ化モジュールの一例を示す増幅器の平面透視図、側面図、回路図、チップキャリア実接図である。第3図にかいて、1はGaAsFETチップ、2,3は直流カット用のチップコンデンサ、4.5はゲート及びドレインの電源パイパスコンデンサ、6,7は薄膜抵抗である。8,9はセラミック基根で、入出力ストリップライン、薄膜抵抗が蒸着される。10,11は

ゲート,ドレインへの電源電圧供給コネクタピン、12',13'は高周波入出力ピンコネクタ、14'はペッケージケース、15はカペーである。16は入出力ピンコネクタ12',13'を気密封止するためのガラス対止であり、ペッケージケース14,カパー15はレーザミールにより気密封止される。17は取付用ねじ穴である。熱伝導度が良いチップキャリア18上にGaAsFETチップ1が実装され両者の線彫版率は等価である。

[発明が解決しようとする問題点]

上述した従来のチップ化モジュールでは、機能 素子のチップ化による大幅な集積化が行われているが、入出力接続用のMIC基板や直流カット用 のチップコンデンサ等の周辺回路があるため、チップ化モジュールとしての小形化には限界があり、 ペッケージでの共振,入出力ガラス対止ピンコネ クタ部での高周波特性の劣化。アイソレーション の不充分等の問題点がある。

【問題点を解決するための手段】

本発明のチップ化モジュールは、チップ部品を

気的を等価回路は第3図(c)に示したものと同じであり、チップ部品の入出力は跨電体基板19上のスロット顔路20と磁界的に結合している。またGaAsFETチップ1のゲート、ドレインへは経深化圧供給用コネクタピン10、11から電源が供給される。跨電体基板19上に蒸着された入、出力ストリップ線路12、13はストリップ・スロット級路変換により裏面のスロット級路20に接続される。セラミック又は金髯材料からなるハーメチックシール用のシールドケース14は防電体基板19に接着され、カバー15により動止される。

 用いたマイクロ波モジュールにおいて、移送体基板上に入出力ストリップ線路を蒸落し、この入出力ストリップ線路と結合するスロット線路及び前配チップ部品を前記誘電体基板裏面の接地導体面上に構成して、前記入出力ストリップ線路と前記チップ部品との接続をストリップ・スロット変換を介してなし、さらにチップ実装部をハーメチックシールしたことを特徴とする。

〔突 施 例〕

次化、本発明について第1図。第2図を参照して説明する。

第1図(a),(b),(c)は本発明のチップ化モジュールの一実施例を示す平面透視図,側面図。上面図、第2図(a),(b),(c)は本発明の一使用例を示すチップ化モジュール増幅器のプロック図,平面実装図,而分断面を含む側面図である。

第1図にかいて、GaAsFETチップ1、電源パイパスコンデンサ4,5、薄膜抵抗6.7のハーメテックシールを必要とするチップ部品は誘電体基板19の接地導体面側に実装される。本実施例の電

ハーメチックシールが不要なアイソレータ21, パワーモニタ23は個体底面上部に実装される。 チップ化モジュール増幅器22と他のモジュール の接続はスロット線路・ストリップ線路変換で接 続される。

たのような構造の使用例ではモジュールの疑院 接続が容易であり、第3図で説明した従来例にかけるハーメチックシール用のピンコネクタ接続部 による特性の劣化が生じない。また、本使用例ではチップ部品等最少限必要な回路部品のみをハーメチックシールするので、全体として小形化が可能である。

[発明の効果]

以上説明したように本発明は、入出力ストリップ

一定のアップ部品を接地導体側に実装して、入出力ストリップ

に対して、入出力ストリップ

のチップ

のチップ

のチップ

のたっプ

がいたなることにより、入出力

を検

を検

で接続することにより、入出力

を検

を検

でがいる。

気

のたっプ

のになる。

のになる。
のになる。

のになる。
のになる。
のになる。
のになる。
のになる。
のになる。

のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。
のになる。

ァト用チップコンデンサおよび入出力接続ピン並 びにハーメチックシール用ガラス封止が不要であ る。また、チップ部品等のみをハーメチックシー ルする構造となっているため、シールドケースの 大きさはチップ部品相当の寸法であればよく、大 餌な小形化が図れるので、ケースの共振周波数を 使用周改数に比べて充分に高くするととができ、 小形化、軽量化が可能である。さらに、他のチェ プ化モジュール,誘電体潜板との凝続接続が容易 であり、かつチップ搭数部は入出力部にスロット **厳略を使用しているため電界はスロット部に集中** し、帰洩電磁界はほとんど帯であるので、入出力 アイソレーションは良好である。また、周波数符 性は従来例におけるような高周波での劣化がない ので、ミリ波帝にかいても使用できるなど多くの 効果がある。

4. 図面の簡単な説明

第1図(a),(b),(c)は本発明のチップ化モジュールの一実施例を示す平面透視図。個面図、上面図、

第2図(a), (b), (c) は本発明の一使用例を示すチップ 化モジュール増留器のブロック図, 平面実装図, 部分断面を含む側面図、第3図(a), (b), (c), (d) は従 来のチップ化モジュールの一例を示す平面透視図, 側面図, 回路図, チップキャリア実装図である。

1 …… GaAsFETチップ、4,5 …… 電源パイパスコンデンサ、6,7 …… 薄膜抵抗、10,11 …… 電源電圧供給用コネクタピン、12,13 ……入。出力ストリップ融路、14 ……シールドケース、15 ……カパー、19 ……誘電体基板、20 …… スロット般路、21 ……アイソレータ、22 …… チップ化モジュール増幅器、23 ……パワーモニタ、24 ……電源回路、25 ……金リポン。

代理人 弁理士 内 原 晋





